英伟达下一代旗舰AI芯片Rubin Ultra的曝英原始设计因封装制造瓶颈被迫大幅调整，这一消息迅速在科技圈引发热议。伟达伟达

6月30日，芯片消引知名芯片行业研究机构SemiAnalysis在X平台发布深度分析，发布份额指出英伟达原定于GTC 2026发布的月后4芯片版Rubin Ultra项目已实质性取消。新版Rubin Ultra的遭取正被规模缩减至原计划的一半，性能预期也随之减半。热议

SemiAnalysis将此技术挫折置于更宏大的称英市场背景下：英伟达的市场主导地位正面临亚马逊Trainium、谷歌TPU及AMD芯片的侵蚀强力侵蚀。该机构警告称，曝英“制造执行层面的伟达伟达失误只会加速市场份额的流失。”

此帖一出，芯片消引舆论迅速分化——支持者视其为英伟达执行力衰退的发布份额信号，质疑者则指出该信息早在三个月前已公开，月后并指责SemiAnalysis存在立场偏颇。遭取正被

原版设计：极度激进的“双芯”野心

要理解此次“缩水”的影响，需回顾原版设计的宏大构想。

据TechPowerUp在3月31日的报道，标准版Rubin GPU采用“2颗计算芯片+8个HBM4内存模块”的封装方案。而原版Rubin Ultra旨在实现翻倍突破——集成4颗计算芯片+16个HBM4E内存模块，全部封装于单一基板内，计划于2027年问世。

这相当于将两块完整的Rubin芯片强行“拼合”进一个封装，对先进封装技术提出了极限挑战。

台积电最初采用CoWoS-L工艺应对这一需求。然而，据Global Semi Research分析，在4芯片（2+2排列）配置下，封装基板出现了严重的翘曲问题。基板向多个方向弯曲，导致计算芯片无法与基板实现完美接触。接触不良直接引发信号传输失效，致使芯片无法正常运行。

台积电备选方案：CoPoS能否救场？

面对CoWoS-L的翘曲难题，台积电正在研发一种名为CoPoS（Chip-on-Panel-on-Substrate，面板上芯片基板封装）的新工艺。

CoPoS的核心逻辑是用大尺寸方形或矩形面板替代传统的约300毫米硅中介层。早期规格约为310×310毫米，未来可扩展至515×510毫米甚至750×620毫米。更大的面板不仅能容纳更多芯片和HBM内存，还能显著降低边缘材料浪费。

但时间窗口是最大障碍。据TechPowerUp披露，台积电原计划最早于2026年建立CoPoS试验线，量产目标定在2028年底至2029年上半年。这与Rubin Ultra原定的2027年发布时间表存在显著错位。CoPoS技术能否如期赶上2027年的节点，目前仍充满不确定性。

SemiAnalysis观点：CUDA护城河正在松动

SemiAnalysis在分析中进一步强调，竞争对手的崛起速度远超市场预期。

“Claude Code这一最成功的AI智能体，其推理工作大量运行在Trainium上，而训练任务则在TPU上完成。就在一年前，TPU和Trainium能实现如此迅猛的增长，同时缓慢侵蚀CUDA护城河，这几乎是不可想象的。”

这一论述直击英伟达的核心竞争壁垒。长期以来，CUDA生态系统被视为英伟达最难被复制的优势，但SemiAnalysis认为，这一优势正在出现裂痕。

此外，该机构提示，此次架构变动将对HBM内存市场及英伟达未来的机架式产品产生系统性影响，建议读者参考其最新加速器模型报告以获取更详尽数据。

舆论发酵：旧闻重提还是新料曝光？

该帖子在X平台上引发了明显的两极化反应。

质疑方：翻炒旧闻，立场偏颇

部分网友认为，这不过是重复三个月前的旧闻。多位用户指出，“Jukan早在三月份就分享了这一信息，4芯片版本被取消已是公开事实。”

有用户直接批评：“SemiAnalysis又发了一篇针对英伟达的文章，这次是关于4芯片取消的误导性报道（实际上芯片数量并未减少）。更讽刺的是，SA的全部公信力建立在供应商中立的立场上，而非充当AMD和ASIC的代言人。”

另有网友推测：“SemiAnalysis显然已做空英伟达，很可能是在模仿Leopold的对冲仓位策略。”

支持方：傲慢的代价

另一方则认为此事值得警惕。“英伟达正在自身的傲慢中崩塌。”

英伟达回应：一如既往的沉默

截至目前，英伟达官方未对上述报道发表评论。网友调侃道：“英伟达一如既往地对这些不停歇的FUD（恐惧、不确定和怀疑）传言保持沉默。”